Практическая работа № 17
«Цифровой компаратор»

Цель работы:

– освоение принципов построения цифровых компараторов;
– изучение режимов работы цифровых компараторов;
- ознакомление с принципом работы цифровых компараторов;
- исследование влияния управляющих сигналов на работу цифровых компараторов.

1. Теоретический блок:

Цифровые компараторы (от английского compare — сравнивать) выполняют сравнение двух чисел А, В одинаковой разрядности, заданных в двоичном или двоично-десятичном коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В или неравенства АВ. Результат сравнения отображается в виде логического сигнала на одноименных выходах.



Рисунок 1. Устройство сравнения кодов.

Устройства сравнения кодов рис.1,предназначены для выработки выходного сигнала в случае, когда поступающие на их входы коды двух чисел оказываются одинаковыми.

Числа А и В считаются равными, если разрядные коэффициенты

чисел А и В оказываются одинаковыми, то есть, если $a_i = b_i =$ 1 или $a_i = b_i =$ 0. Эти равенства можно привести к одному: $a_i b_i + \bar{a}_i \bar{b}_i = 1$

Поскольку это равенство выполняется для каждого разряда, то выход ной сигнал Y можно представить в виде логической функции:

$$Y = \left(a_1 b_1 + \bar{a}_1 \bar{b}_1\right) \cdot \ldots \cdot \left(a_n b_n + \bar{a}_n \bar{b}_n\right) = \prod_{i=1}^{n} \left(a_i b_i + \bar{a}_i \bar{b}_i\right),$$

где n – число разрядов.



Рисунок 2. Устройства сравнения кодов: а) – структурная схема; б) – минимизированный вариант схемы сравнения в одном разряде; в) – одноразрядный компаратор; г) – УГО 4 – разрядного компаратора.

Структурная схема устройства сравнения кодов, составленная на основании приведённого выше уравнения.

Выходной сигнал Y=1 будет иметь место только при условии, если будут единичными результаты сравнения во всех разрядах сравниваемых чисел.

Недостатком рассмотренной схемы является большое число входов, так как для работы устройства требуются не только прямые, но и инвер сные коды чисел А и В.

На основе законов алгебры логики разработаны устройства сравнения, работающие только с прямыми кодами.

$$f_i = \overline{\overline{a_i b_i + \overline{a}_i \overline{b}_i}} = \overline{\overline{a_i b_i} \cdot \overline{\overline{a}_i \overline{b}_i}} = \overline{\overline{a}_i \overline{b}_i \left(a_i + b_i\right)}$$

Схема одноразрядного элемента сравнения, построенная на основании этого уравнения, приведена на рисунке 2б. Функциональная схема, пос троенная на этих элементах, будет иметь вдвое меньшее число входов.

Цифровые компараторы являются универсальными элементами сравн ения, которые помимо констатации равенства двух чисел, могут установ ить какое из них больше.

Простейшая задача состоит в сравнении двух одноразрядных чисел. Схема одноразрядного компаратора приведена на рисунке 2в. При рассмотрении принципа работы схемы следует иметь в виду, что если

ai < bi, то ai = 0, а bi = 1 и, наоборот.

Для сравнения многоразрядных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнивать следующие за ними младшие раз ряды, и т. д.

Цифровые компараторы выпускают в виде отдельных микросхем. На пример, К561ИП2 позволяет сравнивать два 4разрядных числа с определен ием знака неравенства. УГО этой МС приведено на рисунке 2г.

Устройство обладает свойством наращиваемости разрядности сравнив аемых чисел. Для сравнения, например, 8разрядных чисел можно применить две четырёхразрядные микросхемы. Для этой цели в МС К561ИП2 предусмотрены три дополнительных входа: A > B, A = B и A B, к которым подводятся соответствующие выходы микросхемы, выполняющей сравнение младших разрядов. Если используется только одна микросхема, то на вход A = B надо подать лог. «1», а на входы A < B и A > B – дог. «0».

2. Порядок выполнения работы.

2.1 Исследование работы цифрового компаратора.

Соберите схему изображенную на рисунке 2б и 2в.

На базе простейшей схемы строятся n-разрядные компараторы. При сравнении многоразрядных чисел A3A2A1A0 и B3B2B1B0 сравнение начинается со старших разрядов. Входы AB – входы расширения - для наращивания разрядности компаратора. Наращивание разрядности компараторов осуществляется последовательно (каскадно) или параллельно (пирамидально). Если используется одна ИМС, то на расширяющие входы подаются 1,1,0.

Цифровой компаратор



Входы		Выходы		
A	B	$A < B$	$A = B$	$A > B$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

Входы				Выходы		
A_1	A_0	B_1	B_0	$A < B$	$A = B$	$A > B$
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0

$$x_i = A_i \cdot B_i + \overline{A}_i \cdot \overline{B}_i$$

$$(A = B) = x_3 \cdot x_2 \cdot x_1 \cdot x_0$$

$$(A > B) = A_3 \cdot \overline{B}_3 + x_3 \cdot A_2 \cdot \overline{B}_2 + x_3 \cdot x_2 \cdot A_1 \cdot \overline{B}_1 + x_3 \cdot x_2 \cdot x_1 \cdot A_0 \cdot \overline{B}_0$$

$$(A < B) = \overline{A}_3 \cdot B_3 + x_3 \cdot \overline{A}_2 \cdot B_2 + x_3 \cdot x_2 \cdot \overline{A}_1 \cdot B_1 + x_3 \cdot x_2 \cdot x_1 \cdot \overline{A}_0 \cdot B_0$$

Рисунок 3. Таблицы истинности цифровых компараторов.

Задача:

а) Экспериментальное получение таблицы истинности цифрового компаратора.

Включите схему. Подайте на входы схемы все возможные комбинации уровней входных сигналов и наблюдая уровни сигналов на входах и выходе с помощью логических пробников, составьте таблицу истинности.

Реализация логических схем будет происходить на бесплатных онлайн-ресурсах, таких как:

1. https://simulator.io/board
2. https://logic.ly/demo/

Задание для отчета по лабораторной работе

1. Собрать схемы логических функций.
2. Составить таблицы истинности для предложенных схем.

Контрольные вопросы.

1. Объясните структуру и режимы работы цифрового компаратора?

2. Для чего нужны цифровые компараторы?

3. Из каких логических элементов состоит компаратор?

4. По какому принципу сравниваются многоразрядные числа?